PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2004140581 A

(43) Date of publication of application: 13.05.04

(51) Int. CI

H04N 9/475 H04N 9/66

(21) Application number: 2002303162

(22) Date of filing: 17.10.02

(71) Applicant

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor.

KATO KOICHI FUJITA YUKIO

SATO MASAKI


(54) VIDEO SIGNAL PROCESSOR

(57) Abstract

PROBLEM TO BE SOLVED: To provide a video signal processor in which a luminance signal and a color-difference signal faithful to a composite video signal can be obtained by suppressing generation of a beat due to interference of asynchronous clocks.

SOLUTION: The video signal processor comprises a line lock clock generating circuit 17, an A/D conversion circuit 11 for converting an analog composite video signal into a digital signal in synchronism with the line lock clock, a circuit 12 for separating YC a color signal C and a luminance signal Y from a digitized composite video signal from the A/D conversion circuit 11 in synchronism with the line lock clock, a circuit 18 for generating a subcarrier signal matching, in phase, with a burst of the color signal C in synchronism with the line lock clock, and a means 13 for demodulating the color signal C using the subcarrier signal in synchronism with the line lock clock to produce two color-difference signals V and U.

COPYRIGHT: (C)2004,JPO



JP 2004-140581 A 2004, 5, 13

(IB) 日本国(B)

報の ধ 拡 华 ĸ

(11) 特許出願公開每号

(P2004-140561A)

平成16年5月13日(2004.5.13) 15 M 2004 - 140581 テーマコード (参考) 50066 (43) 公開日 9/475 9/66 HOAN

⋖

H04N

9/473 88

H04N H04N (51) Int.Cl.

<u>н</u>

(全12頁) 容玉請求 未請求 請求項の数 11 〇L

狭江 株 神奈川県横浜市港北区拠島東四丁目3番1 表紙買に扱く 四条液检节元核町216個18号 大阪府門其市大字門其1006世地 松下通信工業株式会社内 会社松下通信即即研究所内 会社校下通信静岡研究所内 松下電器座業株式会社 弁理士 路川 隆夫 佐原 政事 100095614 000005821 田 (71) 出版人 (74) 代理人 72 発明者 (72) 発明者 (72) 郑明省 特別2002-303162 (P2002-303162) 平成14年10月17日 (2002.10.17) (21) 出版部号(22) 出版日

(54) [発明の名称] 映像信号処理装置

[模題] 非同期クロック間の干渉によるピートの発生を 如之、複合映像信号に忠実な輝度信号、色差信号を得る ことができる映像個身処理装置を提供する。

ロッククロック発生回路17と、アナログ複合映像信号 をラインロッククロックに回想してディジタル信号に変 [解決手段] ラインロッククロックを発生させるライン **換するA/D変換回路11と、A/D変換回路11か**5 るYC分艦回路12と、色信号Cのパーストと位相の合 **ったサプキャリア信号をラインロッククロックに同期し** て発生させるサブキャリア発生回路18と、色信号にを サブキャリア信号を用いてラインロッククロックに同期 のディジタル化された複合映像信号からラインロックク ロックに同期して色信号C及び輝度信号Yを分離抽出す レイ2*つの色差*信号V, Uに復興する復闘手段13とを

×

(始枚図)

H- MEANGE EF 24 47 47

信号を前記ラインロッククロックに同期してディジタル信号に変換するA/D変換手段と ックに同期して色信号及び輝度信号を分離抽出するYC分離手段と、前配色信号のパース トと位相の合ったサブキャリア偕号を前記ラインロッククロックに同期して発生させるサ ロックに同期して色差値号に復調する復調手段とを備えることを特徴とする映像信号処理 、前記A/D変数手段からのディジタル化された複合映像信号から前記ラインロックク プキャリア発生手段と、前記色信号を前記サプキャリア信号を用いて前記ラインロック ラインロッククロックを発生させるラインロッククロック発生手段と、 【参作課状の范囲】 【雅长斑1】

前記サプキャリア発生手段は、前記色笛争のメーストの位袖を求めるバースト位袖貸出手段と、前記パーストの位袖と一致する前記サブキャリア信号の位袖を生成するサブキャリ ア位相生成手段と、前記サプキャリア位相生成手段で生成した位相からサプキャリアを 成するサブキャリア生成手段とを備えることを特徴とする静水項1記載の映像信号処理 [請求項2]

粉筒

2

哲記パースト位相算出手段は、パーストの復稿を規格化し、サンプリングポイント毎の改務値に対し、sin ̄lの資算で位祖を求める手段を有することを移散とする器状項2配 載の映像信号処理装置。 [請水項3] [請水項4]

ន

世間兄人―スト位祖雄出手段は、世記sin 」の資献として子め記録されている90。分のデータテーブルから360。の位在をಘることを整徴とする群状項3記載の聚復百年色のアータテーブルから360。 **塑装假**。

前記パースト位相算出手段は、前記90。分のデータテーブルから360。の位相を演算 する際、各サンプリングポイントにおける自データのパーストの正負の符号情報、及び前 後ゲータの益情報を使って象限判定することを特徴とする請求項4配数の映像信号処理数 [課失項 2]

前記サプキャリア位相補正手段は、前記サプキャリア位相生成年段の値と、前記パースト 前記サプキャリア位相生成手段の値と前記パースト位相算出手段で算出した色信号のパー 位相算出手段で算出した色信号のパースト位相の差の絶対値、及び差の正負の符号から スト位相の位相差を求めることを希徴とする請求項2配載の映像信号処理装置、 [班 外 項 6]

30

前記サインロッククロック発生手段は、前記ウインロッククロックを、前記アナログ複合学後信号の回路信号を分離した水平回路信号を挑弾に発生させるとを等徴とする語表は、 記載の映像信号処理装置。 [請來項7]

前記映像信号処理装置は、前記ラインロッククロックを用いて同期信号を発生させる同期 信号発生手段を備え、前記アナログ複合映像信号を発生するアナログ複合映像信号発生年 段に前記同期信号を送り、前記アナログ複合映像信号を前記ラインロッククロックに同期 [建水垣8]

\$

トゥ 前記ラインロッククロックにより、1水平期間を(606×2)分周することを特徴 させることを特徴とする請求項1配戴の映像信号処理装置 る諸水項1記載の映像信号処理装置 【語水母 9】

ш 前記復顕手段は、フィルタ特性式に伝達閲数2に係る(1+2。^)の項を有するLP [請求項10]

を備えることを特徴とする請求項1配数の映像信号処理装置。

9

【请求项11】

3

JP 2004-140581 A 2004. 5. 13

ì

3

2004-140581 A 2004.5.13

3

7

前記サブキャリア位相生成手段は、サブキャリア位相を、1ラインロッククロック毎に、

かつ、1水平期間に1回補圧することを発散とする請求項2~請求項10のいずれかに配 戦の映像信号処理被闘。

[発明の詳細な説明]

0001

【発明の属する技術分野】

本発明は、複合映像信号を、輝度、および2つの色整信号に復調する映像信号処理装置 関するものである。

[0002]

従来の映像信号処理装置は、複合映像信号中のパーストに対して同期をとりサプキャリア信号を生成するパーストロックPLLと、複合映像信号の水平回期信号に対して回期を取 ロックを生成するラインロックPLLの2つのPLLを用いる方法 ってラインロックク 知られている。 【お来の故答】

される。色信号には復興回路63にて2つの色整信号U,Vにデコードされる。パーストロッククロック発生回路66では、サブキャリアの4倍(465c=14.31818M 以下に従来の映像信号処理装置について図らを用いて説明する。複合映像信号はA/D変数回路ら1でディジタルに変換され、VC分離回路ら2にて輝度信号Yと色信号に分離 [0003]

2

8

ロック変数回路64は、パーストロッククロックでサンブリングされた、輝度Y、およ 2 つの色芸信号U, V をラインロッククロックにサンプリング変換する変数回路であ [00005]

* ロックでの処理を実現する方法として、例えば特許文献1に示されるパー ストを基準にラインロッククロックの周波数のクロックを発生させ処理を行う方法と、 許文献2に示されるフリーランクロックのみでの処理を行う方法が知られている。 また、単一のク

[0000]

养配中9-289649中公鐵 【特許文献 1】

【辞野女献2】

特開2001-112016号公

[0007]

[発明が解決しようとする謀題]

ç ロック発生回路の2つの発生回路が必要である。また、非同雄クロック語ートが発生しやすい。また、本荘サブキャリアとは無関係な輝威信中をパ しかしながら、従来の映像信号処理装置では、パーストロッククロック発生回路、および ロックでサンプリングする必要があること、さらには、その後のサ の十岁にれるア ラインロックク ーストロックク

また、従来のいずれの協合も入力の複合映像信号に対し完全に同期のとれたクロックを / 変換回路において劣化する可能性があるという問題点を有していた。 [0008]

を何っ得らて ることができないためジッタが発生する場合がある。例えば、復興後の信号に対し、何(かの信号処理した後、複合映像信号に変調して出力した場合、そのジッタが問題となっ しまうことがある。

[0000]

にるよる 映 木器男は、これらの閻閻を解決するためになされたもので、非固難クロック図の干渉にるアートの発生を控え、複合映像信号に忠実な輝度信号、色統信与を持ることができる「 像佰号処理数置を提供することを目的としている。

【瞑題を解決するための手段】 [0010]

2

本語明の映像値号范囲装置は、ラインロッククロックを発生されるラインロッククロック路柱手段と、アナログ複合映像値号をラインロッククロックに回避してディジタル値号に変換するA/D変徴手段と、A/D変換手段からのディジタル化された複合映像値号から この構成により、ラインロッククロックのみで、複合映像信号を輝度、及び2つの色芸信 信号のパーストと位相の合ったサブキャリア信号をラインロッククロックに同期して発 ラインロッククロックに同期して色信号及び輝度信号を分離抽出するYC分離手段 させるサブキャリア発生手段と、色質身をサブキャリア信号を用いてラインロック ケに同類して色数信号に復調する復調手段とを備える構成を有している。 丹に復調することができる。

ន

また、本発明の映像個号処理装置は、サブキャリア発生手段が、色信号のパーストの位相を求めるパースト位相算出手段と、パーストの位相と一致するサブキャリア信号の位相を [0011]

牛皮するサブキャリア位相生成手段と、サブキャリア位相生成手段で生成した位相からサ この構成により、パースト信号と同位相のサブキャリアを発生することができる。 プキャリアを生成するサブキャリア生成手段とを備える構成を有している。

さらに、本発明の映像信号処理装置は、パースト位相算出手段が、パーストの板幅を規格 作し、サンブリングポイント毎の彼為値に対し、sin ̄¹の資算で位相を求める平段 有する構成を有している。 [0012]

8

この構成により、パースト信号の位档を算出することができる。

【0013】 さらに、本発明の映像信号や単装置は、パースト位相算出手段が、sin_,の資算としょった、本発明の映像信号や単装置は、パースト位相算出手段が、sin_,の資料を構成を有して-------て予め配値されている90。分のデータテーブルから360。の位相を得る構成を有 [0013]

この構成により、データテーブルの大きさをを4分の1に成らすことがことができる。 [0014]

ブルかち360。の位相を資算する際、各サンプリングポイントにおける自データのパー ストの正負の符号情報、及び前後データの整情報を使って象限判定する構成を有している さらに、本発明の映像信号処理装置は、パースト位相算出手段が、90。分のデータテ

\$

\$

この構成により、パースト信号の象限を判定することができる。

[0015]

さらに、本発明の映像信号処理装置は、サブキャリア位相補正手段が、サブキャリア位相 丑 **4.成手段の値と、パースト位相算出手段で算出した色信号のパースト位相の数の絶対値、** 及び楚の正角の符号から、サプキャリア位相生成手段の値とパースト位相算出手段で算

この構成により、サブキャリアとパーストの位相数を求めることができる。 した色笛号のパースト位相の位相整を求める構成を有している。

30

ラインロック ロックを、アナログ複合映像値号の同期信号を分離した水平同期信号を基準に発生 ロッククロック発生手段が、 レイン に、本発明の映像信号処理装置は、 構成を有している。

この構成により、アナログ複合映像信号に同期したラインロッククロックを発生すること

さらに、本発明の映像信号処理装置は、ラインロッククロックを用いて同期信号を発生。せる同期信号発生するアナログ複合映像信号を発生するアナログ複合映像信号を ロックに同様 に同期信号を送り、アナログ複合映像信号をラインロックク [0017] 떦 #

の構成により、本映像個号処理装置に同期したアナログ複合映像個号を得ることができ しんたる。 ぞん

2

もの

[0018]

n K . ო 年ろことが 成により、大中在悠ら10層巣の歌像笛中や范囲することができる。また、2の色笛中の1匝壁もたり、5.3届のセンブリングボイントを咎ることが ラインロッククロックにより、1水平期 らに、本発明の映像信号処理装置は、 6×2)分函する権戍を有している。 の森 ¥υ 0

復闘手段が、フィルタ枠性式に伝递関数2に係る ¥υ

ロックとのサプキャリア伯号の干渉を除去することがで (1+2 4) の項を有するLPFを備える構成を有している。 らに、本発明の映像信号処理装置は、 この構成により、ラインロックク

口相 らに、本発明の映像信号処理装置は、サブキャリア位相生成手段で、サブキャリア [0020]

A/D変換回路11と、ディジタル化された独合映像信号を輝度信号Yと色信号Cに分離するYC分離回路12と、色信号から2つの色芸信号V、Uを生成する復調回路13と、道度信号Y及び2つの色芸信号V、Uを用いて映像信号が確を行う映像信号が理回路15と、複合映像信号から木平回遊信号に回避してツステムの画業製に応じた函数数(510回報:FCK=約9・535MHs)の2倍の函数数(以下「2 FCK」という)のライ ッククロックの独生を行うラインロッククロック発生回路17と、色笛与Cのパース回避したサブキャリア値与を発生するサブキャリア発生回路18とで構成されている 本発明の実施の形態の映像値号処理装置について、全体の構成を図1に示す。図1におけ 映像信号処理装置は、当該装置の外部にあるアナログの複合映像信号を出力する複合映 発生手段(図示せず)から送られてくる複合映像信号をディジタル信号に変換する を、1ラインロッククロック毎に、かつ、1水平拠別に1回補正する構成を有している。この構成により、パーストにより正確に同類したサブキャリアを発生することができる。 図面を用いて説明する。 、本路配の米箔の形類について、 トに同期したサプキャリア信号 【雑町の味桶の形類】 2 1 雪 0 D ダ

39

ロック発生回路 1 7 は複合映像信号から水平同期信号抽出して 1 水平期間毎に抽出水平同 期信号と装置内部の水平回期信号との位袖遊を検知してその位相差に応じてラインロック ロックの発生を行う。 A/D妥換回路11はアナログの複合映像信号をラインロックク ックをサンプリングクロックとしてサンプリングを行いディジタル映像信号に変換する 路12に供給 ロッククロックに回期して輝度信号Yと色信号Cに分離して 回路11の出 上のように構成された映像信号処理装置についてその動作を説明する。ラインロック A/D歿数回路11によってゲィジタル化しされた映像信号はVC分橇回| れる。YC分離回路12は、例えばクシ型フィルタからなり、A/D変換| イジタル信号からライン [0022] ಷ

3に供給され、サブキャリア発生回路18、及び位間回路13においてもラインロッククロックに同期して処理を行う。ラインロッククロック発生回路17が、ラインロッククロ ックを、アナログ複合映像間号の同類信号を分離した水平同期信号を基項に発生させに、 Y C分離回路12からの色信号はサプキャリア発生回路18、 ロックや絽 から、アナログ複合映像信号に同期したラインロックク

7

2004-140581 A 2004, 5, 13

9

た複合映像信号からラインロッククロックに同期して色信号に及び輝度信号Yを分離抽出 のように、本実施例の映像信号処理装置は、ラインロッククロックを発生させるラインッククロック発生回路17と、複合映像信号をラインロッククロックに同類してディジ タル個号に変換するA/D変換回路11と、A/D変換回路11からのディジタル化され U, Vに復聞している。このような構成であることから、ラインロッククロックの るYC分離回路12とを備え、さらに、サブキャリア発生回路18で、色信号Cのパー 位相の合ったサプキャリア信号を、ラインロッククロックに同期して発生させ、復 して2つの色 みで、複合映像信号を輝度Y、及び2つの色整信号U, Vに復調することができる。尚 復調する色数信号は、U、Vの2つに限られるものではなく、その他の複数の色値・ 調回路13で、このサブキャリア信号を用いてラインロッククロックに同期 ってもよく、また1つの色益信号のみを復聞するものであってもよい。 このように、本実施例の映像信号処理装置は、ラインロックク ストと

2

23 また、色盾号Cのパーストと位相の合ったサブキャリア信号を、ラインロッククロックに 同期して発生させ、復調回路13で、このサブキャリア信号を用いてラインロッククロ・ に同期して色芸箔与U、Vに復聞していることから、非同期クロック間の干渉による ッタやピートの発生を抑え、複合映像信号に忠実な輝度信号で、色差信号U,Vを得 [0024] とがつきる。

2

以下、各回路の動作を詳細に説明する。

リア発生回路18は色信号にのパーストの位相を算出するパースト位相算出手段である位相算出回路21、サブキャリア信号を生成するサブキャリア生成回路23、位相算出回路 21で算出したパーストの位相とサプキャリア位相生成回路231でのサブキャリア サブキャリア発生回路18、及び復間回路13について図2を用いて説明する。 との位相差を算出する位相比較回路22で構成される。 [0025]

8

ない、また、独1条領と統4条項は4の対象をはいませる。までは3位であるない、また、独1条領と統4条項は4の対象が行うな可は回じたの、アークサインROM(SIN-1ROM)の13元は5~40~9年・4mの トの短幅を規格化回路211にて緩幅Aに規格化する。 姫幅Aに規格化された色信号は絶)のデータが格納されており、各サンプリングポイントにおける改高値Bに応じた位相値 ングポイントにおける白ゲータのパーストの正角の符号情報、及び前後データの越情報 あり、360.の位相を512分割して扱う。YC分離回路12からの色信号Cのパース 化回路212にて絶対値を算出し、アークサインROM (SIN⁻¹ROM) 213 ths. 7-944>ROM (SIN-1ROM) 2134, sin-1 (B/A 出力する。第1象段と第2象段、および第3象段と第4象段は改画値だけでは区別でき テーブルの大きさを4分の1に減らすことができる。 象限判定回路214では各サンプ って像限判定を行うことができ、アークサインROM213からの位指情報に**徐**限情 ROMデータ盘の削減を行い、象限判定回路に位相情報を供給している。すなわち、デ 位相貸出回路21はYC分離回路13かちの色信号のパーストの位相値を算出する を得ることができ、パーストの位相を位相比較回 [0026] に供給 Ħ

\$

8

示している。図中には省略した規格化回路211によって、色信号のパーストは複 4における故形右回の符号 された括凹物きの符号は、図3の各回路の符号であり、当該回路の出力信号である。 象限判定の動作を図3、および図4を用いて説明する。尚、図

5

ŝ

ş

サブキャリア生成回路23はサブキャリア位相生成回路231とsi CKはそれぞれ大中回甚函複数fhに対し、以下の関係にもる。

 $fsc = (910/4) \times fh$ FCK=2×606×fh たがっ トラインロッククロック 1 クロック辺りのサブキャリア位相の質化曲 V C O C 以下の関係になり、ラインロッククロック1クロック毎にサブキャリア位相生成回路の かVGOのより勘括つたこく。

ន

 $VCOC=2^{18} \times (fsc/2FCK)$

 $=2^{18} \times (910/4) / (2 \times 606)$

07261 =49206.

+49206

[0029]

206/2¹⁶)×360=67.70。 過むことを意味する。これにより、犬早回越囲複数や455/2毎した国役数のシブキャリアを選集することができる。また、^COC このVCOCは首い替えると、ラインロッククロック1周期でサブキャリア位相が(49 数を455/2倍した固放数のサブキャリアを発生することができる。また、V のみでは慇懃が生じるが、1水平期間毎に1回、増加量をVCOHにすることで既

3

6 - 1) $VCOH = \{ (910/4) \times 2^{18} \} - (VCOCX (2×60) \}$ = 49294

[00030]

2は、サブキャリア位相生成回路231の位相をもとに、サブキャリア信号(sin)及 また、1水平雑間毎に1回、後述の位相比較回路22で算出した位相差を加えることで入力のパーストと位相が一致したサブキャリア位相を得る。sin・cos珞生回路2 し位相が90。 造んだ信号 (cos)を発生している。 ひサブキャリアに対

2 1 で貸出した入力信号のパーストと、サブキャリア位指生成回路231の値との位 出回路221は、360°の位相を512分割して扱う。入力 **中のパーストの位相ARSINかち、サブキャリア位相生成回路231の値COUNT** 位相比較回路22は位相差算出回路221及び加算平均回路222からなり、位相算 値を放算する。そのとき、図5に示すように4つの状態が存在し、それぞれ以下 路21で算出した入力値をを算出する。位相数算 [0031]

| ARSIN-COUNT | \$255, ARSIN-COUNTRO | ARSIN-COUNT | >255, ARSIN-COUNT<0 ▶ 2 ▼ ▲ 1 ▼

SIN-COUNT | S255, ARSIN-COUNT<0 AR **★3**★

8

加算平均回路222では、上記で求めた位相遊の加算平均を行う。板幅が安定した期間 これは、会メースト中の初6サイクル分を使用することを意味する。位植始を加算平均た値に呼んのゲインの硫酸を掛けたものを位袖站としてサブキャリア位相生成回路23 使うために、パースト開始から6クロック後から32クロック期間を使用する。 - COUNTE z S ĸ この4つの状態に対し、位相数は以下の関係になる。 ⋖ COUNTIVESS. | 日本財 | T | A K S I N - C O C N L) **付加財=ARSIN-COUNT** 7. 70° × 32/360° = 6. 02 032] **▶** 3 **▲ *** 4 **4**

으

彼国回路13では、彼国動作を行い、200色始信中ロ、Vを移る。色信中Cと、サブキャリア生成回路23で発生したsin、cosを乗算器131,132で乗算し、LPF133,134で英国校成分を探去することで、彼国動作を行う。ここで、彼国教の信中は2FCK+(16/3)×fscの配係かち、2FCKの16周数とfsc03周数が 示しており、干渉箱を発生する要因となる。さらに、この現象が正明と負因の両側で起こ この現象の猪生を哲飼する目的でLPF133,134のフィルタ脊柱式に伝递弱数2に係る(1+2.~)の項を含んでおり、水平回期固数数を455/2倍した固数数のサブ ほぼ一致、つまり2FCK16クロック毎にfscの同じ位相をサンプリングすることを るため、その結果、2FCKの8周期=2.38MH2毎に干渉結が発生する事になる。 キャリアを発生することができる。 [0033]

20

以上のように本務明の実施の形態によれば、ラインロッククロックのみによるサンプリ **导に忠実な輝度信号、色整信号を得ることができる。また、ラインクロックを用いる** えることができる。 の発生を抑 [0034] 7. 724

39

するように説明したが、サブキャリア位相生成回路の1クロック毎の増加量VCOC、 サプキャリア位相を、1ラインロッククロック毎に、かつ、1水平期間に1 なお、上院実施の形態では、1 水平雑覧を606×2分函した510回株のシステ び1水平装配毎の補正量VCOHの値を変えることで、他の画業数、例えば、7 、768回聚年でも動作が可能である。 [0035] 7.4

★) で、策 彼信中処理被置に、ラインロッククロックを用いて同期信中を発生させる同期信中発生半段(図示さす)を設け、この同期信中を独合家保信や発生手段に送り、独合家保信やかつの また、上記実施の形態では、映像信号処理装置が、複合映像信号発生手段(図示せず) 示せず)を設け、この同期信号を複合映像信号路生手段に送り、複合映像信 ち送られてきた複合映像信号に同期してラインロックを発生している。しかしなが インロッククロックに回旋させる棒皮にしてもよい。この棒成により、駅食笛中処 [0036]

に同期した複合映像信号を複合映像信号発生手段から得ることができる。

\$

ログ複合映像伯号をラインロッククロックに同期してディジタル信号に変換す と、A/D変換手段からのディジタル化された複合映像信号からライン 以上のように本発明は、ラインロッククロックを発生させるラインロッククロック ックに同期して色信号及び輝度信号を分離抽出するYC分離手段と、色

20

в

23

3

- P + 4 Y R OM (SIN- 1 R OM)

着女館化回路 象限判定回路

2 1 1

サブキャリア位相生成回路 sin·cos親供回路

6

キャリア生成回路

位相差算出回路

2 1

位相比較回路

2

63 0

打算中边回路

ラインロッククロック発生回路

映像信号处理回路

A / D 效数回路 X C 分離回路

1 1 1 1 1 3

サプキャリア発生回路

œ

位相算出回路 規格化回路

63

2

、しがてきる後の個年が理数値を提供することができるものである。 「図面の簡単な説明」 「図面の簡単な説明」 「図」 本発明の製剤の影面における映像値中が理数値の構成図 「図2」 サブキャリア発生回路及び復興回路を示す構成図 「図3」 位相算出回路動作原理の説明図 「図5」 位相数算出原理の説明図 「図5」 位相数算出原理の説明図 「図6」 従来の映像信号処理数値の構成を示す構成図

JP 2004-140581 A 2004. 5.13

6

パーストと位相の合ったサブキャリア信号をラインロッククロックに同期して発生させるサブキャリア発生手段と、色信号をサブキャリア信号を用いてラインロッククロックに同期して2つの色差信号に復調する復襲手段とを偉える構成とすることにより、パーストロ

ッククロック発生回路、輝度信号のパーストロッククロックでのサンプリング回路、輝度信号、色越信号の劣化の原因となるサンプリング変換回路等が不要となり、非同雄クロック間の干渉によるピートの発生を抑え、複合映像信号に忠奘な輝度信号、色越信号を移る

;

フロントページの税を

F ターム(学等) 5C066 MO3 AMII BA02 CA08 DB06 GA02 GA04 GA05 GA12 GA16 GA2 GA2 GA2 GA2 GA2 GA3 JA07 KB03 KB05 LA02

JP 2004-140581 A 2004. 5. 13

4.7 4.3 110

[9 🔯] (11

[88]

